Organisation

Typ: Praktikum
Zeit: Mo.- Fr. 9:00 - 18:00
Raum: S3|06 053/067
Beginn:

29.07.2019

Ende: 09.08.2019
Dozent: M.Sc. Dominic Korner
CP: siehe TUCAN
Turnus: jedes Sommersemester
Sprache: englisch
Zuordnung:

iCE, ETiT

Inhalt

Im Rahmen des HDL-Praktikums muss in diesem Jahr ein Design für ein FPGA implementiert werden. Die Hardwarebeschreibungssprache ist Verilog. Die konkrete Aufgabe sowie alle weiterführenden Informationen werden am ersten Tag in der Einführung vorgestellt.

Kontakt

Technische Universität Darmstadt

Fachbereich Elektrotechnik und Informationstechnik

Fachgebiet Integrierte Elektronische Systeme

Prof. Dr.-Ing. Klaus Hofmann

Merckstr. 25

64283 Darmstadt

+49 6151 16-20256

+49 6151 16-20264

Drucken | Impressum | Datenschutzerklärung | Sitemap | Suche | Kontakt
Zum SeitenanfangZum Seitenanfang